FCSG-DDR6048是軟件無(wú)線電開(kāi)發(fā)平臺(tái)，采用的ADI公司高A／D，結(jié)合多片數(shù)字信號(hào)處理芯片F(xiàn)PGA和DSP，實(shí)現(xiàn)無(wú)線電信號(hào)并行采集和并行信號(hào)處理。開(kāi)發(fā)平臺(tái)采用U2.0接口，板上緩存32ytes.
　　FCSG-DDR6048平臺(tái)具有強(qiáng)大的處理能力，采集的數(shù)據(jù)經(jīng)過(guò)一片F(xiàn)PGA進(jìn)行預(yù)處理，處理后的數(shù)據(jù)同時(shí)傳輸給四組處理單元，每組處理單元包括1片F(xiàn)PGA和1片DSP，見(jiàn)原理框圖。

　　產(chǎn)品特色
　　◆標(biāo)準(zhǔn)U2.0接口：傳輸速度32ytes／S，通信距離25m，不影響傳輸速度，支持WINDOWS 98SE以上操作系統(tǒng)，讀寫接口簡(jiǎn)單。
　　◆硬件FIFO：32yte，為U 32ytes／S實(shí)時(shí)傳輸提供了保障。
　　◆AD芯片：板載2片TI公司芯片ADS5474，分辨率1it，采樣率400MS／s，400M采樣率下提供80DBC的SFDR和69DBFS的SNR，能夠支持各種高帶寬應(yīng)用，其中包括測(cè)試與測(cè)量設(shè)備、軟件無(wú)線電、雷達(dá)系統(tǒng)以及通信儀表等。
　　模擬輸入指標(biāo)：采樣頻率400MSPS，AD輸入范圍2.2Vpp，單端方式，輸入阻50歐，信號(hào)輸入插座SMA接口。
　　◆AD采樣鐘：外部時(shí)鐘經(jīng)PLL鎖相。
　　◆AD位：板實(shí)測(cè)AD位11Bit.
　　◆FPGA芯片：板載4片高容量EP3C120和1片EP2S60，ALTERACYCLONE III芯片EP3C120F780，近12萬(wàn)個(gè)LEs；EP2S60屬于ALTERA高端FPGA系列STRATIX II，近6萬(wàn)個(gè)LEs，支持采集海量數(shù)據(jù)的預(yù)處理。
　　◆DSP芯片：板載TI C6000 DSP芯片TMS320C6416T，包括基于新的增強(qiáng)型 C64x＋DSP 內(nèi)核的器件，主頻1GHz，EMIF總線頻率支持133MHz／166MHz，支持EMIF讀寫，是寬帶基礎(chǔ)設(shè)施、音頻、視頻和成像應(yīng)用的理想選擇。每片DSP包括32ytes內(nèi)存，可擴(kuò)展為64ytes.
　　◆FPGA和DSP通信速度：每組FPGA和DSP之間支持100ytes／S通信。
　　◆可提供全工業(yè)級(jí)版本。
　　◆系統(tǒng)供電：6V／5A.